卵日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平2-22217

@Int.CL.5

庁内整理番号 識別記号 ·

@公開 平成2年(1990)9月5日

H 03 K 19/20

7328 - 5 J

審査請求 未請求 請求項の数 2 (全11頁)

69発明の名称 プログラマブル論理回路

> ②特 頭 平1-42402

忽出 題 平1(1989)2月22日

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導 伯 個発 明 佐

体システム技術センター内

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導 個発 明 给 木 八十二

体システム技術センター内

神奈川県川崎市幸区堀川町72番地 株式会社東芝 かり 頭

弁理士 鈴江 武彦 外3名 四代 理

ᇑ

1. 発明の名称 プログラマブル論理回路

2. 特許請求の範囲

(1) 実質的に常に"1"または"0"の信 号、または第1の信号、または第1の信号の反転 信号、の4つの信号のうちのいずれか1つがデー タ入力増に入力し、第2の信号が出力制御入力増 に入力し、データ出力増が *1*. *0 * および ハイ・インピーダンスの3状態をとる第1の3ス テート回路と、

実質的に常に"1"または"0"の信号、また は第1の信号、または第1の信号の反転信号、の 4つの信号のうちのいずれか1つがデータ入力増 に入力し、前記第2の信号の反転信号が出力制御 入力熔に入力し、データ出力熔が"1"、"0" およびハイ・インピーダンスの3状態をとり、こ のデーク出力端が前記第1の3ステート回路のデ ータ出力増とワイヤード・オア接続された第2の 3 ステート回路とを具備し、

前記2個の3ステート回路のワイヤード・オア 接続端から前記第1の信号と第2の信号との論理 出力を収出す論理ゲートを構成してなることを特 徴とするプログラマブル論理回路。

(2) 2入力の論理ゲートが2段以上接続され て全体としてツリー状となるように構成され、

各論理ゲートは、それぞれデータ入力端および 出力制御入力端およびデータ出力端を有し、デー 夕出力端が"1"、"0"およびハイ・インピー ダンスの3状態をとる2個の3ステート回路の互 いのデータ出力増同士がワイヤード・オア接続さ れてなり、一方の3ステート回路の出力がハイ・ インピーダンスの時は他方の3ステート回路の出 カがロー・インピーダンスになるように制御され、 データ入力端の入力と出力制御入力端の入力との 論理出力をワイヤード・オア接続始から出力し、

11 段目の論理ゲートは、実質的に常に "1"ま たは"0"の信号、または第1の信号、または第 1の信号の反転信号、の4つの信号のうちのいず れか1つがデータ入力増に入力し、第2の信号お よびその反転信号が出力制御入力端に入力し、

2 段目以降の論理ゲートは、前段の2個の論理ゲートの各出力が2個の3ステート回路の各データ入力増に入力し、各段に対応して供給される相補的な出力制御信号が出力制御入力増に入力することを特徴とするプログラマブル論理回路。

3. 発明の詳細な説明

[発明の目的]

(選 業 上 の 利 用 分 野)

本発明は、半導体組織回路に形成されるプログラム可能な論型回路に係わるもので、非常に簡単な構成で容易に拡張可能なプログラマブル論理回路に関する。

(従来の技術)

数ゲートから数十ゲートの論理回路が必要となるとき、一般には汎用の小規模集積回路 (Small Scale IC、以下、SSI と略記する)が用いられてきた。このような SSIには、トランジスタ・トランジスタ・

この例は非常に小さな回路の例であったが、数 百ケートからなるデジタル回路の場合、この無駄 面積はもっと大きなものになる。

これを防ぐためには、例えば、2入力ナンドゲート1個と2入力ノアゲート1個とを入れたICをSSSのシリーズに組込み、市販すればよい。

ロジック (Transistor Transistor Logic、以下、 TTLと略記する) 構成のシリーズや、相補性 絶縁ゲート型 (Complementary Metal Oxide

Semiconductor、以下、CMOSと略記する) 論理構成のシリーズがある。これれがのいるのは、1個のパッケーシ内に論理ゲートががあり、ゲート品種数も多いに応じなり、ゲート品種数も多いに応じない。日前は、日前とする論理回路を実現が必らにない。できる。例えば、2人力ナンドゲートが必要な場合は、第14図に示すような1Cを使用すればよい。

SSIは、現在、広く出回っており、人手が容易という利点を持つが、汎用性が高いためユーザにとっては無駄な部分を含むことが多い。例えば、ある論理回路において、2入カノアゲートを1個、2入カナンドゲートを1個欲しいという場合、理

ところが、ユーザの妥求は様々であり、2入力な理がートですら、ナンドゲート、ノアゲート、アンドゲート、アゲート、アゲート、エクスクルーシブオアゲートを多彩で、これらを複数個組み込んだICを作るとなると、その品種数は膨大なものとなり、メーカもユーザも共に管理できなくなってしまう。

また、SSIの他の欠点は、ユーザが常に品識えをしておかなければならないことである。どの様な論理ゲートが必要になるか予めわからないため、100品種以上もの汎用SSIを大量に保存しておかねばならない。その管理は短雑で、保管場所のスペースも決して小さいものではない。

以上のようなSSIの欠点を解消するため、 近年、プログラマブル・ロジック・デバイス (Programmable Logic Devlce、以下、PLDと略記する)と呼 ばれる、論理ゲートをプログラム出来るIC が作られている。これは、例えば特公昭59-48574「プログラマブル・アレイ論理回路」 に開示されている技術を用いて作られる一連のICであり、経方向と横方向に複数の配線を配置し、それらの、マトリクス状に並んだ交点に当る部分にメモリ・セルを配備し、そのメモリ・セルに *0 * もしくは *1 * を書き込むことによって、対応する交点を介して級と横の配線を接続もしくは切断するものである。

これらの1Cは、いろいろな論理回路をプログ
うんできる点ですぐれているが、プログラムした
ければならないメモリ・セルの致が多く、ナル・フログラムの方法も複雑なため、パーソナルム
が必要となる。さらに、ユーザはPLDをプロヴ
が必要となる。は雑なソフトウェアを多大な時間
をかけて開発するか、さもなければ、高級のプロ
グラム装置も含めてソフトウェアを購入する必要
がある。

(発明が解決しようとする課題)

上記したように従来のSSIは、ユーザにとっては無駄な部分を含むことが多く、このSSI

実質的に常に "1" または "0" の信号、または 第1の信号、または第1の信号の反転信号、の4つの信号のうちのいずれか1つを入力し、出力制御入力には、第2の信号を供給することにより、 第1の信号と、第2の信号との論理ゲートを構成し、ワイヤード・オア端子を論理出力とすることを特徴とする。

 を基盤に装着することを考えれば、使いもしない 論理ゲートのためにスルーホールをあけなければ ならず、しかも基板上には多くのICのスペース が必要になるという問題がある。

本発明は、上記問題点を解決すべくなされたもので、その目的は、構成が非常に簡単で、ゲートの拡張が非常に容易なプログラマブル論理回路を 仏供することにある。

[発明の構成]

(課題を解決するための手段)

(作用)

第1の発明のプログラマブル論理回路によれば、4つの信号を如何に選択するかによって、第 1の信号および第2の信号を入力とし、ワイヤード・オア接続端の信号を出力とするあらゆる2入 力論理ゲートを作ることができる。

第2の発明のプログラマブル論理回路によれば、 第1の信号と各段の出力制御信号とを入力とする 多入力の論理ゲートを作ることができる。また、 多数の入力に対して、複数の出力を取り出す論理 回路を作ることもできる。

(実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

第 2 図に示す 3 ステート回路 は、インパータ 2 1 とトランスミッション・ゲート (P チャネル

第1図に示した2人力論理ゲート2によれば、一方の3ステート回路11のデータ入力論の入力の1つを選択して入力し、同様に、他方の3ステート回路12のデータ入力端の入力 a 2 としても、4つの信号を切のため、4つの信号を切何に選択するかによって、A (第1の信号) およびB (第2の信号) を入力とする。の信号) およびB (第2の信号) を出力とする。

上記4つの信号とは、信号Aおよびこれと相補的な反転信号A、信務的に"O" (図では接地毯位GND) レベルの信号および信意的に"1"

(図ではVdda鍼電位) レベルの信号である。

2 入力論理ゲートは、アンドゲート、オアゲート、ナンドゲート、ノアゲート、エクスクルーシブオアゲート、およびエクスクルーシブノアゲートがあり、それぞれの具体例を第3 図(a)乃至(f)に示した。これらの図では、3 ステート回路は第2 図(b)のものを、また、×は微気的な

トランジスタ P および N チャネルトランジスタからなる N) 2 2 とが直列に接続されている。この3 ステート回路は、インパータ 2 1 に信号 X が入力し、トランスミッション・ゲート 2 2 の制御信号 (出力制御信号) として Y および \(\overline{\text{Y}}\) (前記 B および \(\overline{\text{B}}\) に相当する) が入力し、 Y = *0* のときは、出力 2 はハイ・インピーダンスになり、 Y = *1* のときは、出力 2 は X の 反転信号 \(\overline{\text{X}}\) となる。

核桃点を表している。

ここで、代表的にアンドゲートについて具体的 な回路構成を第4図に示した。このアンドゲート は、反転信号目により出力制御される一方の3ス テート回路 1 , の入力 a , として "1" レベルを 選択し、信号Bにより出力制御される他方の3ス テート回路12の入力8~として反転信号 A を選 択する。これにより、信号Bが"1"のときには、 一方の3ステート回路1」は出力がハイ・インピ ーダンスになり、他方の3ステート回路12は反 転信号 A を反転した信号 A を出力し、ワイヤード オア出力SはA (= A × B) となる。これに対 して、信号Bが"О"のときには、一方の3ステ ート回路1」は"1"レベルを反転した"0"レ ベルを出力し、他方の3ステート回路12は出力 がハイ・インピーダンスになり、ワイヤード・オ ア出力Sは"0"レベルとなる。

第3図(b)に示したオアゲートは、反転信号 Bにより出力制御される一方の3ステート回路 1:の入力 a:として反転信号 A を選択し、信号

特開平2-222217(5)

第 3 図(c)に示したナンドゲートは、反転信号 Bにより出力制御される一方の 3 ステート回路 1 1 の入力 a 1 として 0 2 レベルを選択し、信号 Bにより出力制御される他方の 3 ステート回路 1 2 の入力 a 2 として信号 A を選択する。これにより、信号 B が 1 2 のときには、一方の 3 ステート回路 1 2 は信号 A を反転し

ーダンスになり、ワイヤード・オア出力 S は反転信号子となる。

第 3 図 (e) に示したエクスクルーシブノアゲートは、反転信号 B により出力制御される一方の3 ステート回路 1 1 の入力 a 1 として信号 A を選

た反転信号Aを出力し、ワイヤード・オア出力 S は反転信号Aとなる。これに対して、信号 B が 0 のときには、一方の 3 ステート 回路 1 1 は の レベルを反転した 1 レベルを出力し、 他方の 3 ステート 回路 1 2 は出力がハイ・インピーダンスになり、ワイヤード・オア出力 S は 1 レベルとなる。

上記したような2入力論理ゲートと同様に、3ステート回路と、相補的な信号A. A, "0"レベルおよび"1"レベルの4つから1つを選択する手段があれば、3入力、4入力、5入力・・・と任意の入力数の論理ゲートを作ることができる。本免明による3入力、4入力、5入力の論理ゲート例を、それぞれ、第5図、第6図および第7図に示した。

特開平2-222217(6)

即ち、第5図に示した3入力の論理ゲート3は、前記したような本発明に係る2入力論理ゲート2にして、1改目に2和有し、2改日に1和有する。日の2和の2入力論理ゲート2は、1改日の2和の2入力論理ゲート2の各ワイヤード・オア出力が2個の3ステート回路1;および12の各別が100円では、100円では、100円では、10円では、

なお、第5図に示した3入力のノアゲート3では、2和の2入力論理ゲート2は4つの信号の選択内容が異なっている。

第6図に示した4入力の論理ゲート4は、前記したような本発明に係る3入力論理ゲート3を2組有し、この後段に前記したような本発明に係る2入力論理ゲート2を1組有する。そして、後段の2入力論理ゲート2は、前段の2組の3入力論理ゲート3の各ワイヤード・オア出力が2個の3

理ゲート3の各ワイヤード・オア出力が2個の3ステート回路1」および12の各人力機に入力し、第5の信号Eおよびこれと相様的な反転信号Eが出力制御入力端に入力しており、この2入力論理ゲート2のワイヤード・オア接続端から第1の信号Aと第2の信号Bと第3の信号Cと第4の信号Dと第5の信号Eとの論理出力Sを取出すように構成されている。

なお、第7図に示した5入力のノアゲート5では、2組の4入力論理ゲート4は4つの信号の選択内容が異なっている。また、この5入力のノアゲート5は、等価的に、信号A、Bを入力とするアンドゲート71と、このアンドゲート71の出力と信号Cを入力とする第1のオアゲート72と、信号D、Eを入力とする第2のオアゲート73と、これらの2個のオアゲートの各出力を入力とするナンドゲート74とにより表される。

上述したように本免明は、2個の3ステート回路をワイヤードオア接続した構成をツリー状に接続して各種の論理ゲートを作り上げることが可能

スチート回路 1 1 および 1 2 の各入力端に入力し、第4の信号 D およびこれと相補的な反転信号 D が出力制御入力端に入力しており、この 2 入力論理ゲート 2 のワイヤード・オア接続端から前記第1の信号 A と第 2 の信号 B と第 3 の信号 C と第 4 の信号 D との論理出力 S を取り出すように構成されている。

なお、第6図に示した4入力のノアゲート4では、2組の3入力論理ゲート3は4つの信号の選択内容が異なっている。また、この4入力のノアゲート4は、等価的に、信号 A , B を入力とする 第1のアンドゲート61と、信号 C , D を入力とする 第2のアンドゲート62と、これらの2個のアンドゲートの各出力を入力とするノアゲート63とにより表される。

第7図に示した5入力の論理ゲート5は、前記したような本発明に係る4入力論理ゲート4を2 組有し、この後欧に前記したような本発明に係る 2入力論理ゲート2を1組有する。そして、後段 の2入力論理ゲート2は、前段の2組の4入力論

になる。

即ち、2人力の論理ゲートを2段以上接続して 全体としてツリー状となるように構成し、各論理 ゲートは、それぞれデータ入力端および出力制御 入力端およびデータ出力端を有し、データ出力端 か * 1 * . * 0 * およびハイ・インピーダンスの 3 状態をとる2個の3ステート回路の互いのデー 夕出力増間士をワイヤード・オア接続してなり、 一方の3ステート回路の出力がハイ・インピーダ ンスの時は他方の3ステート回路の出力がロー・ インピーダンスになるように出力を制御し、デー タ入力増の入力と出力制御入力増の入力との論理 出力をワイヤード・オア接続端から出力し、1段 目の倫理ゲートは、実質的に常に"1"または *0 *の信号、または第1の信号A、または第1 の信号Aの反転信号A、のいずれか1つをデータ 入力端に入力し、第2の信号Bおよびその反転信 号 B を出力制御入力端に入力し、2 段目以降の論 理ゲートは、前段の2個の論理ゲートの各出力を 2 個の 3 ステート回路の各データ入力 増に入力し、

特開平2-222217(7)

各段に対応して供給される相補的な出力制御信号 C、 C…を出力制御入力増に入力することにより 各種の論理ゲートを作り上げることが可能になる。

本発明によれば、任意の入力本数の全ての組合わせ論理回路を構成できるものであり、以上の説明は出力が1本しかない例であった。勿論、そればかりではなく、本発明は多数の入力に対して、複数の出力を収出す論理回路にも適用できる。フル・アダーはそのよい例である。

1 ピットのフル・アダーは、入力A、Bおよび 前段からのキャリィ信号Cpの3本の入力から、 それらの和Sおよび、次段へのキャリィ信号Cの 2つの出力を作るものである。フル・アダーの標 準的な論理表記を第10図に、それを具体的に CMOS回路で実現するときの従来の論理回路を 第11図に、さらに、その真理値表を第12図に 示す。

このフル・アダーと同一の論理を本発明を用いて 次現した論理回路を第8図に示している。即ち、 3人力論理ゲート3を2個用い、一方の論理ゲー

も、プログラムを必要とする入力は、 "1" レベル、 "0" レベル、入力 A 、 A の 4 つ の中か ら 1 つを選択するだけでよいため、 回路をプログラムするのが容易で、プログラム 装置も 餌 単になる。このプログラムのためにメモリ・セル を用いる場合には、メモリ・セル の 個数を 大巾に 減少することができ、プログラム が 容易な I C を 実現できる。従って、ユーザは 論 理 I C の品 揃えを最少限に

ゆさえることができ、またメーカも生産管理を教 しく簡素化できる。

4. 図面の簡単な説明

第1図は本発明のプログラマブル論理回路の一 実施例に係る2入力論理ゲートを示す構成説明図、 第2図(a) および(b) は第1図中の3ステート回路の相異なる具体例を示す回路図、第3図 (a) および(f) は第1図の2入力論理ゲートの相異なる具体例を示す論理回路図、第4図は第 3図(a) の2入力アンドゲートの一例を示す回 路図、第5図乃至第7図はそれぞれ本発明のプロ グラマブル論理回路の他の実施例に係る3人力論 ト3の出力として和Sを作り、他方の論理ゲート3の出力として次段へのキャリィ信号でを作るように構成している。ここで、注目すべきは、本発明による論理回路は著しい対称性を有していることである。第11図の従来例では和Sと次段へのキャリィ信号である。第11図の従来例では和Sと次段へのないには全く同一の3人力論理ゲート3で実現できる。従って、第8図中の3入力論理ゲート3でまる。ぞれ1つの回路セルとすれば、フル・アダーは第9図のように簡単に記述することができる。

[発明の効果]

上述したように本発明によれば、構成が非常 に簡単で、ゲートの拡張が非常に容易なプログラ マブルな論理回路を実現できる。


また、本発明によれば、3ステート出力を有する論理回路を最少単位とし、それらをツリー状に配置・結線して、非常に対称性に優れた任意の論理回路を実現することができ、より複雑な、多入力の論理ゲートも簡単に作ることができる。しか


理ゲートの一例および4入力 論理ゲートの一例および3入力 論理ゲートの一例を示す 論理回路図、第8図は本発明のプログラマブル 論理回路のさらに他の実施例に係るフル・アダーを示す 論理回路 図、第9図は第8図のフル・アダーを超った回路図、第10図はフル・アダーについての従来の論理表に例、第11図は第10図のフル・アダーを従来の論理回路を用いて が成した論理回路図、第12図は第10図のフル・アダーの真理値表、第13図および第14回路図である。


1 1 1 2 … 3 ステート回路、 2 … 2 入力論理ゲート、 3 … 3 入力論理ゲート、 4 … 4 入力論理ゲート、 5 … 5 入力論理ゲート、 A … 第 1 の信号、 B … 第 2 の信号、 C … 第 3 の信号、 D … 第 4 の信号、 E … 第 5 の信号。


出職人代理人 弁理士 鈴 红 武 彦


特開平2-222217(8)














第 3 🖄




第 4 図







第6図



特開平2-222217(10)



第 8 図



第 11 図

入り			出力	
Α	В	Co	当 S	С
0	0	0	0	0
1	0	0	1	0_
0	1	0_		0
T ₁	1	0	O	1
O	0	1	1	0_
1	0	1	0	1
Ó	1	1	0	
1	1	1	1	1

第 12 図

